

From: 陸行之 Andrew Lu on global semis and techs <andrewhclu@substack.com>
Subject: Is CPO technology killing M8/M9 PCB CCL demand?
Date: 16 hours ago

[View in browser](#)

Is CPO technology killing M8/M9 PCB CCL demand?

CPO 技術未來是否將嚴重影響 M8/M9 等級超低耗損銅箔基板 CCL 需求？

ANDREW LU ON GLOBAL SEMI/TECHS
SEP 17 • PAID



READ IN APP ↗

What's new?

CPO (Co-Packaged Optics, 共封裝光學) 讓主機板 **PCB** 的銅箔基板 (CCL) 等級得以從極低損耗的 **M8 / M9 (Extreme Low Loss)** 大幅降階至 **M4 (Mid/Low Loss)**, 其根本原因在於高速電信號在 **PCB** 銅箔上的傳輸距離 (**Trace Length**) 被壓縮至接近於零, 傳輸損耗不再由主機板承擔。但從投資或產業鏈的視角來看, 未來 1-2 年 (至 2H28 年) 無需擔憂 **CPO** 衝擊 **M8/M9** 需求, 因為 **224G** 插拔模組與大型 **AI** 叢集的出貨量正在迎來陡峭爬坡期, 但真正需要警戒的時間窗口在 **2028 年底至 2029 年**。

Why?


1. 傳輸通道長度與介質損耗的物理本質

高頻高速電信號 (如 112G PAM4、224G PAM4) 在 PCB 上的損耗, 主要取決於兩大因素:

- **介質損耗 (Dielectric Loss)**: 正比於傳輸頻率、材料介電耗損因子, 以及走線長度。
- **導體表面粗糙度與集膚效應 (Skin Effect)**: 頻率越高, 電流越集中在銅箔表層, 損耗急劇攀升。

在傳統可插拔光模組 (Pluggable Optical Transceiver) 架構下, 交換晶片 (Switch ASIC) 位於主機板中央, 高速電信號必須經由 PCB 走線一路延伸到前面板 (Front Panel) 的光模組插槽, 走線長度通常達 10~18 英吋 (約 25~45 公分)。為了確保信號到達前面板時通道損耗不超過規範 (如 IEEE

802.3ck 規範的 ~28dB 至 32dB 總預算)，整個主機板必須全面採用超低介電損耗的 M8、M9 等級 CCL 銅箔基板。



Source: TSMC


付費訂閱戶可分享光纖通訊轉 Co-Packaged Optics 及 Optics on Interposer 不需要用 M8/M9 銅箔基板的理由，對產業鏈的實質影響何時發生，誰受惠，誰受害及結論

✓ Subscribed

2. CPO 及 OOI 架構中移除了 PCB 上的長距離高速電信號通道

在 CPO 及 OOI (Optics on Interposer) 架構中，光引擎（Optical Engine, OE）直接封裝在與 Switch ASIC 相同的基板（Substrate / Interposer）上：

- **電-光轉換（E-O / O-E）提前完成：**電信號只在先進封裝載板（Substrate）內部走極短距離（通常僅幾毫米到 1~2 公分），隨即在光引擎內轉換為光信號。
- **離開基板即是光纖（Optical Fiber）：**從封裝邊緣拉到前面板或機櫃外部的全部是光纖纜線，而光纖在機房短距內的傳輸損耗幾乎可以忽略不計（光纖損耗每公里僅約 0.2~0.3dB，數十公分內接近 0dB）。



Source: TSMC

3. 主機板 PCB 的功能轉變為中低速與配電

當最嚴苛的 112G/224G 高速電路走線被限制在晶片載板內部後，底層主機板（Main PCB / Motherboard）所承載的信號發生了根本改變：

- **高速走線不再經過 PCB**：主機板上不再需要佈設長距離的 112G/224G SerDes 高頻差分走線。
- **PCB 僅需負責輔助功能**：主要傳輸低速控制訊號（PCIe Gen4/5、I2C、SPI、GPIO、帶外管理網絡）、時鐘信號（Clock）以及大規模電源供應（Power Delivery Network, PDN）。
- **M4 CCL 的性能已綽綽有餘**：對於中低頻與控制信號，M4 等級 CCL 的信號完整性（Signal Integrity）餘裕度已經非常充裕，完全不需要支付 M8/M9 高昂的材料與加工成本。

4. 成本與製造工藝的綜合考量

除了電氣性能，降階至 M4 亦大幅降低了生產門檻：

- **材料成本**：M8/M9 採用極低損耗樹脂體系（如 PTFE、改性 PPO/PPE）與超低輪廓銅箔（HVLP/HVLP2），成本常為傳統 M4（FR-4 / 中階改性環氧樹脂）的 3 到 5 倍以上。
- **PCB 製程良率**：M8/M9 壓合溫度高、膠片流動性控制嚴苛，多層厚板（40層以上）鑽孔磨損快且孔金屬化（PTH）難度極高；M4 的加工性、熱機械穩定性與量產良率顯著優於 M8/M9。

5. 核心結論：

傳統架構下主機板被迫採用 M8/M9，本質上是為了「用昂貴材料補償銅箔走線距離過長所產生的損耗」。CPO 直接從系統拓撲上消滅了 PCB 上的高

速電信號傳輸距離，原本壓在主機板上的損耗預算負擔直接解除，因此 PCB 材料退回 M4 即已完全符合電氣規範。

No near term impacts

從短期（2H26～1H28 年）來看，CPO 不會削弱 M8/M9 CCL 的需求，高階 CCL 的出貨量依然處於高速成長爆發期；但到了長期（2028 下半年以後，特別是 2029～2030 年），隨著 CPO 與光互連全面進入超大型 AI 叢集與交換機核心，M8/M9 在「主機板/交換機板」的單位面積需求確實會面臨結構性壓縮。

Why no near term impacts to M8/M9 demand ?

1. 傳統插拔模組在 800G / 1.6T 依然是絕對主流

- 當前 AI 伺服器機櫃（如 NVL72、各家 ASIC 叢集）與大型數據中心交換機（51.2T、102.4T）在 2026～2027 年仍以 Pluggable Optical Transceiver 為主。
- 在單通道 112G PAM4 及剛進入量產的 224G PAM4 架構下，只要走線仍留在 PCB 上，交換板（Switch Board）、運算加速卡（OAM/UBB）對 M8 / M9 等級 CCL 的滲透率反而正在急遽攀升，目前正處於規格升級帶來的量價齊揚階段。

2. 銅纜直連（DAC）與飛線（Flyover Cable）扮演過渡角色

- 在 CPO 成熟前，系統廠為了解決 PCB 走線過長損耗問題，大量採用「內部飛線/跳線（Internal PCIe/SerDes OverPass Cable）」或「銅纜背板（如 NVLink 銅纜架構）」。
- 這種做法雖然稍微減少了部分板層的極限走線，但系統主板（Baseboard）為了支撐密集的信號連接器與高頻 SerDes 扇出，依然維持在 M7/M8/M9 等級。

3. 高頻需求轉移至「載板（Substrate）」而非消失

- CPO 並沒有消除 112G/224G 的信號損耗問題，只是把電走線「從 PCB 搬到了先進封裝 ABF 載板或矽/玻璃中介層（ABF Substrate / Interposer）」。
- 原本 PCB CCL 廠商的高階產能，在供應鏈中會轉向超高層數載板用材料，或是被 AI 伺服器其他運算板（GPU Baseboard、OAM）吸收。

When the long term structural changes to happen?

時期	規格與架構特徵	CPO 滲透率	對 M8/M9 CCL 需求的實質影響
2025 ~ 2026	51.2T 交換機、800G/1.6T 插拔模組、NVL72 銅纜直連	< 1% (僅實驗性部署與小批量 PoC)	毫無負面影響。AI 伺服器全面升級 M8/M9，需求達到歷史新高。
2027 ~ 2028	102.4T 交換機、224G SerDes、Scale-up/Scale-out 光互連開始導入	約 5% ~ 15% (局限於頂級 CSP 的核心交換層)	邊際成長放緩。交換機板的 M8/M9 面積開始被 CPO 替代，但 AI 運算端 (GPU/ASIC 模組) 仍大量消耗高階 CCL。
2029 ~ 2030+	204.8T 交換機、448G SerDes、晶片間光互連 (Optical I/O) 成熟	> 30% ~ 50% (超大型叢集核心普及)	產生實質排擠效應。交換主板與部分 Scale-out 背板確定降階至 M4~M6，高階 CCL 成長動能將受壓制。

Source : Andrew Lu on global semis/techs

封裝型態 (Packaging Type)	放置位置 (OE Position)	傳輸介面 比重 (Cu vs. Optics)	頻寬密度 (Bandwidth Density)	能耗效率 (vs. 銅線)	延遲降低 (vs. 銅線)	量產預計時程 (Readiness)
Pluggable Optics (傳統可插拔)	PCB 邊緣插槽	100% 銅線 (PCB)	~800Gbps	1X	1X	已成熟量產
OBO (板上光學)	PCB 內部	80% 銅線 + 20% 光學	<1.6 Tbps	~2X (0.8x 能耗)	0.75X	已成熟量產
NPO (近封裝光學)	PCB 與 Substrate 邊界	50% 銅線 + 50% 光學	< 3.2 Tbps	~2.5X (0.6x 能耗)	0.50X	少量試產 (黃燈)
CPO on Substrate (COUPE 3.0)	ABF 載板 (Substrate)	20% 銅線 + 80% 光學	2 Tb/s/mm (<6.4T)	4X (0.25x 能耗)	<0.10X	2026 年小量產 (黃燈)
CPO on Interposer	CoWoS 中介層	10% 銅線 + 90% 光	10 Tb/s/mm (<12.8T)	10X (0.10x 能	<0.05X	預計 2030 年 (紅燈)

Source: TSMC

Positive and negative impacts to supply chain vendors

1. 潛在受衝擊端：高階高多層 PCB / CCL 廠商

- 目前一台高階 AI 交換機主板，往往採用 36~50 層的 M8/M9 PCB，單板價值極高。
- 若 CPO 在 2028 年後成為標配，交換機主板降階為 16~24 層的 M4 甚至普通 FR-4 板，主板的單機價值量 (ASP) 將暴跌 50%~70%。這將直接壓縮台耀 (TUC)、聯茂 (ITEQ)、台光電 (EMC) 以及美日材料龍頭 (Panasonic、Isola) 在高階網絡主板的成長天花板。

2. 價值轉移端：半導體先進封裝與光學零組件

原本 PCB 廠商賺取的「材料低損耗溢價」，將轉移給：

- **矽光子 (SiPh) 晶圓代工與封裝** (TSMC COUPE 等先進光學封裝技術)。
- **高階載板廠 (ABF Substrate)**：如欣興、Ibiden、南電，因為光引擎與 ASIC 整合封裝需要更大面積、更高精密度的載板。但要是未來光纖技術繼續轉向 OOI (Optics on Interposer)，ABF載板的重要性也相對會降低。
- **高精度光纖陣列連接器 (MT/MPO 等光纖跳線)**。

Conclusions

從投資或產業鏈的視角來看，未來 1-2年（至 2H28 年）無需擔憂 CPO 衝擊 M8/M9 需求，因為 224G 插拔模組與大型 AI 叢集的出貨量正在迎來陡峭爬坡期。真正需要警戒的時間窗口在 2028 年底至 2029 年（伴隨 102.4T / 204.8T 世代放量），屆時 CPO 若成功突破散熱、良率，標準化，及成本問題，高階通訊 PCB/CCL 的成長曲線才會真正面臨影響，但前提還是要關注 CPO及OOI 是否能在AI數據中心機櫃內 Scale up 中全面取代 GPU/CPU/ASIC 的銅線互聯。

免責聲明/Disclaimer：本人僅提供公司/產業及財務分析的專業看法，僅供參考，並非投資建議，個人應審慎評估風險，如因此造成任何損失，本人不負任何擔保責任; We are here to provide our professional opinions on company and industry analysis but not the investment advice. The use of the information contained in this material is at your own risk. We make no guarantees and assume no responsibility or liability for any information on the report.

Invite your friends and earn rewards

If you enjoy Andrew Lu on global semis and techs, share it with your friends and earn rewards when they subscribe.

[Invite Friends](#)

 LIKE

 COMMENT

 RESTACK

© 2026 Andrew Lu
548 Market Street PMB 72296, San Francisco, CA 94104
[Unsubscribe](#)

 **Start writing**